## English Translation of JP61-48893

- (19) Japanese Patent Office (JP)
- (12) Patent Laid-Open Official Gazette (A)
- 5 (11) Publication Number: Sho 61-48893
  - (43) Date of Publication of Application: March 10, 1986
  - (51) Int.Cl.4

G 09 G 3/36

G 02 F 1/133

10 G 09 F 9/30

H 01 L 27/12

29/78

Request for Examination: not made

Number of Invention: 1 (5 pages in total)

- 15 (54) Title of the Invention: DRIVER BUILT-IN ACTIVE MATRIX PANEL
  - (21) Application Number: Sho 59-170917
  - (22) Date of filing: August 16, 1984
  - (72) Inventor: Toshiyuki MISAWA

c/o SUWA SEIKOSHA Co., Ltd.

20

3-3-5, Yamato, Suwa-shi

- (71) Applicant: SUWA SEIKOSHA Co., Ltd.
  - 2-4-1, Nishi Shinjyuku, Shinjyuku-ku, Tokyo
- (74) Representative: Patent Attorney:

Tsutomu MOGAMI

25

## Specification

1. Title of the Invention

DRIVER BUILT-IN ACTIVE MATRIX PANEL

30

2. Scope of Claim

A driver built-in active matrix panel comprising a pixel portion constituted by a thin film transistor arranged in matrix, and a driver portion constituted by a thin film transistor,

35 characterized by having a data line driver including a means for generating N

JP61-48893

sampling pulses that are set and reset by an output signal of a shift register having a smaller number of stages than the number of the data lines N and a plurality of external clock signals having different phases.

# 5 3. Detailed Description of the Invention

(Industrial field of the Invention)

The invention relates to a driver built-in active matrix panel constituted by thin film transistors (hereinafter abbreviated as TFTs).

## 10 (Prior Art)

15

20

25

30

A prototype active matrix panel including switching TFTs that are arranged in matrix over a transparent substrate and formed by using a thin film layer of polycrystalline silicon or amorphous silicon has been widely successful, and liquid crystal televisions using the active matrix panel have been produced in large quantities and commercialized. There is also an attempt to form a scan line or data line driver over the same transparent substrate as the switching TFTs arranged in matrix, which has already been achieved and disclosed (Y. Oana SID84DIGEST, p.312, S. Morozumi, et al SID84DIGEST, p.316).

FIG. 1 shows a structure of a conventional driver, in particular a data line driver included in an active matrix panel. Data lines 111, 112, ... are connected to analog switches 106, 107, ... respectively, and the analog switches are turned on/off by an output signal of shift registers 101, 102, ... respectively. In FIG. 1, reference numeral 121 denotes a video signal line and 122 denotes a scan line. According to such a structure of the data line driver, the shift registers have to operate at the same frequency as the sampling frequency of a video signal, and high speed operation is thus required. In general, however, the on resistance of a TFT is high, therefore, the TFT cannot operate at as high a speed as a single crystal silicon MOSFET. Accordingly, the conventional driver built-in active matrix panel has a limit to the sampling frequency of a video signal because of the TFT characteristics, leading to limited high definition.

## (Purpose of the Invention)

It is an object of the invention to solve the aforementioned problems of the prior art and to achieve a driver built-in active matrix panel capable of sampling a video signal at a high frequency and displaying high quality images.

35

## (Constitution of the Invention)

According to the invention, an active matrix panel having N data lines is driven by an output signal of an N/K-stage shift register included in the active matrix panel and at least K external clock signals.

5

10

15

20

25

30

35

### (Embodiment)

The invention is hereinafter described in detail by way of Embodiment.

FIG. 2 is a block diagram showing the general idea of the invention. In FIG. 2, a data line driver is constituted by shift registers 201 to 203, sampling pulse generator circuits 204 to 206, clock signal lines for resetting 207 to 209, a video signal line 210, and analog switches for sampling and holding 211 to 219. On the other hand, a scan line driver is constituted by shift registers 229 to 231. Reference numerals 220 to 228 denote data lines, 232 to 234 denote scan lines, and 235, 236, 237 and the like denote pixels. Shown in FIG. 2 is an example in which N data lines are driven by N/3-stage shift register and sampling pulse generator circuit.

FIG. 3 shows a specific embodiment of the invention. Shown in this embodiment is also an example in which N data lines are driven by an N/3-stage shift register. In FIG. 3, reference numeral 301 denotes a shift register, an output terminal of which is connected to the gates of P-type TFTs 302, 303 and 304, and the gates of N-type TFTs 305, 307 and 309. Clock signal lines for resetting 314, 315 and 316 are connected to the gates of N-type TFTs 306, 308 and 310 respectively. The TFTs 302 to 310 constitute a sampling pulse generator circuit, output terminals 317, 318 and 319 of which are connected to control terminals of analog switches for sampling and holding 311, 312 and 313 respectively. Reference numerals 320 and 321 denote a positive power source and a negative power source of the sampling pulse generator circuit respectively, and 322 denotes a video signal line. FIG 4 shows an operation of the embodiment shown in FIG. 3. FIG. 4 is a timing chart in which reference numeral 401 denotes a transfer clock of the shift register 301, 405 denotes transfer data of the shift register 301, 402, 403 and 404 denote clock signals for resetting transferred from 314, 315 and 316 of FIG. 3 respectively, and 406, 407 and 408 denote sampling pulses outputted to the terminals 317, 318 and 319 in FIG. 3 respectively. First, in a falling edge 409 of the shift register output, the P-type TFTs 302 to 304 are turned on whereas the N-type TFTs 305, 307 and 309 are turned off. According to this, the sampling pulses 406, 407 and 408 are set to a high level. Next, in a falling edge 410 of the shift register output, the TFTs 302, 303 and 304 are turned off whereas the TFTs 305, 307

JP61-48893

10

15

20

25

30

35

and 309 are turned on. Then, the TFTs 306, 308 and 310 are turned on in rising edges of the clock signals for resetting 402, 403 and 404 respectively, and thereby the sampling pulses 406, 407 and 408 are sequentially set to a low level at timings 410, 411 and 412 respectively. When the analog switches 311, 312 and 313 are constituted so as to be turned on when the sampling pulse is high and turned off when the sampling pulse is low, a video signal can be sampled and held at the timings 410, 411, 412, 413, 414, .... As set forth above, according to the invention, N data lines can be driven by an N/K-stage shift register. It is to be noted that K is the number of outputs of one sampling pulse generator circuit.

In the aforementioned embodiment, as shown in FIG. 4, the sampling pulses 406, 407 and 408 have different pulse widths T. In the case of the on resistance of the analog switch constituted by TFTs being not sufficiently low, the active matrix panel may have display variations due to differences in pulse widths of the sampling pulses.

FIG. 5 shows an embodiment in which all sampling pulses have the same pulse width. This embodiment has a structure in which P-type transistors 501, 502 and 503 are added to the sampling pulse generator circuit shown in FIG. 3. Portions that are identical to those in FIG. 3 are denoted by the same reference numerals in FIG. 5. FIG. 6 shows an operation of the embodiment shown in FIG. 5. In FIG. 6, reference numerals 401 to 405 denote the same portions as 401 to 405 in FIG. 4. Reference numerals 601, 602 and 603 denote timings of the sampling pulses outputted to the terminals 317, 318 and 319 in FIG. 5 respectively. During a period in which a low signal is outputted to an output terminal 323 of the shift register 301 in FIG. 5, the clock signals 404, 402 and 403 applied to the gates of the P-type TFTs 501, 502 and 503 are sequentially set to low level at timings 604, 605 and 606 in FIG. 6. According to this, the sampling pulses 601, 602 and 603 are set to a high level. Subsequently, after the output terminal 323 of the shift register 301 changes from a low level to a high level, the clock signals 402, 403 and 404 applied to the gates of the N-type TFTs 306, 308 and 310 are sequentially set to a low level at timings 607, 608 and 609 in FIG. 6. According to this, the sampling pulses 601, 602 and 603 are reset to a low level. The same operation is performed in all bits of the shift register, and thereby video signals can be sampled and held by the sampling pulses having the same pulse width T.

### (Effect of the Invention)

As described in Prior Art, a TFT formed of polycrystalline silicon, amorphous silicon or the like is inferior in characteristics to a single crystal silicon FET, and in

2 ...

5

10

particular, it has a high on resistance. Therefore, a shift register included in a thin film active matrix panel has a limit to the operating speed. The invention provides a means for driving N data lines by using an N/K-stage shift register and K sampling pulse generator circuits provided for each stage of the shift register. Accordingly, operating speed required for the shift register can be lowered to 1/K of the conventional one.

Furthermore, according to the invention, the number of stages of the shift register can be reduced to 1/K of the conventional one, and the sampling pulse generator circuit including three or four TFTs in each stage is used instead as shown in FIG. 3 and FIG. 5. Thus, the number of TFTs constituting the driver is reduced as a whole, resulting in a smaller area occupied by the driver, an improved yield, and a lower power consumption.

According to the invention, the driver built-in active matrix panel is drastically improved as set forth above.

15 4. Brief Description of the Drawings

FIG. 1 shows a prior art.

FIG. 2 is a block diagram showing an embodiment of the invention.

FIG 3 shows an embodiment of the invention.

FIG. 4 shows an operation of FIG. 3.

FIG. 5 shows another embodiment of the invention.

FIG. 6 shows an operation of FIG. 5.

3

DIALOG(R)File 352:Derwent WPI

(c) 2004 Thomson Derwent. All rts. reserv.

004600625

WPI Acc No: 1986-103969/198616

Driver built-in active matrix panel - has data wire driver with sampling

pulses generator NoAbstract Dwg 3/6

Patent Assignee: SUWA SEIKOSHA KK (SUWA ) Number of Countries: 001 Number of Patents: 001

Patent Family:

Week Date Applicat No Kind Date Kind Patent No

JP 61048893 Α 19860310 198616 B

Priority Applications (No Type Date): JP 84170917 A 19840816

Patent Details:

Filing Notes Main IPC Patent No Kind Lan Pg

JP 61048893

Title Terms: DRIVE; BUILD; ACTIVE; MATRIX; PANEL; DATA; WIRE; DRIVE;

SAMPLE

; PULSE; GENERATOR; NOABSTRACT

Derwent Class: P81; P85; T04; U14

International Patent Class (Additional): G02F-001/13; G09F-009/30;

G09G-003/36; H01L-027/12; H01L-029/78

File Segment: EPI; EngPI

nn 日本国特許庁(JP)

(1) 特許出願公開

# @ 公開特許公報(A) 昭61-48893

@Int_Cl_1	識別記号	厅内整理番号		❸公開	昭和61年(198	6)3月10日
G 09 G 3/36 G 02 F 1/133 G 09 F 9/30 H 01 L 27/12 29/78	129	7436-5C 7348-2H 6615-5C 7514-5F 8422-5F	審查請求	未請求	発明の数 1	(全 5頁)

❷発明の名称

ドライバー内蔵アクテイブマトリクスパネル

②特 願 昭59-170917

**砂出 願 昭59(1984)8月16日** 

**諏訪市大和3丁自3番5号 株式会社諏訪精工舎内** 

東京都新宿区西新宿2丁目4番1号

**60代理人 弁理士 最上 務** 

g a 3

1.発明の名称

ドライバー内隷アクティブマトリクスパネ <sup>ル</sup>

### 2時許額求の範囲

マトリクス状化配配された薄膜トランジスタに よって脚底された図数部及び類膜トランジスタに よって脚底されたドライバーの類を異なってからなっています。 ライバーの類でカーンでは、アータがのです。 で、データがのないでは、アータののでは、アータののでは、アータののののでは、アールのののでは、アールのでは、アータを有したアータを有した。 手段を有したアータをプレバーを具備して、このでは、アータをでは、アータをでは、アータをでは、アータをでして、アータをでは、このでは、スペートのはアクティブマトリクスパネル。 4. 発明の評額な説明

## (技術分野)

本発明は、啓願トナンジスタ(以下、エヌなと 怒記する。)によって形成されたドライベー内及 アクティブマトリクスペネルに関する。

## (從來技術)

透明基板上に、多結品シリコン又はアモルファスシリコンの超級層によってスイッチング用のエリエマトリクスを形成したアクティブマトリクスペネルの政作が各所で成功を収め、アクティブマトリクスパネルを用いた祖品テレビが量型であれている。創述のスイッチング用ですで、定立根もしくはデータ級のドライベーを形成する政力も成されている。(1,0ana Sida 4 Dio Est, P. 312, 3, Morosumi, et al Sida 4 Dio Est, P. 312, 3, Morosumi, et al Sida 4 Dio Est, P. 312, 3, Morosumi, et al Sida 4 Dio Est, P. 314, 3, Morosumi, et al Sida 4 Dio Est, P. 314, 3, Morosumi, et al Sida 4 Dio Est, P. 314, 3, Morosumi, et al Sida 4 Dio Est, P. 314, 3, Morosumi, et al Sida 4 Dio Est, P. 314, 3, Morosumi, et al Sida 4 Dio Est, P. 314, 3, Morosumi, et al Sida 4 Dio Est, P. 314, 3, Morosumi, et al Sida 4 Dio Est, P. 314, 3, Morosumi, et al Sida 4 Dio Est, P. 314, 3, Morosumi, et al Sida 4 Dio Est, P. 314, 3

アクティブマトリクスパネルに内設されている 従来のドライバー、特にアータ級ドライバーは郎

海開時61- 48893 (2)

#### (90)

本 発明の目的は、上述の従来技術の欠点を解決し、高い局 仮数でビデオ 信号のサンプリングを行うことが可能な 高表示品質の ドライベー内 放了 ク

新 1 図に、本苑明の具件的な実施例を示す。本 実処例もiJ本のゲータ枠をNSのシフトレツスタ で感動する例である。周盥において、501はシ フトレジスタであり、その出力増予はP型ですす 3 0 2 . 3 0 3 . 3 0 4 及び 11 超 7 2 7 3 0 5 . 3 Q 7 。 5 Q タのゲートに接続され、リセット用 のクロック信号線をしょ。なりら、まりもはそれ ぞれり型でまするりも、508.、510のゲート **K根段される。エアエS02万至510Kよって** 閉皮されたサンプリングバルス生皮質格の出力機 子517.518,519はそれぞれサンブルホ ールド用アナログスイッチる11,512,51 5 の別荷燈子に接戻される。 また、 5 2 0 . 3 2 1 はそれぞれサンプリングパルス生成国野の正位 双、魚世双、322は、ビデオ信号数である。 用 4 図は、新3 図の実施器の作用を説明するための ティブマトリクスパネルを典説するととにある。 (根契)

本発明は、ド本のデータ級を有するアクティブ、マトリクスパネルを、該アクティブマトリクスパネルに内談された「皮のシフトレシスタの出力債号と少なくとも「医の外部タロック信号とで駆動するような構成としたところにその骨子がある。

以下、実施的に基づいて本発明を詳細に説明する。

# 2 図は、本発明の主旨を説明するためのプロック図である。南図において、2 0 1 乃至 2 0 3 はシフトレジスタ、2 0 4 万至 2 0 6 はサングパルス生成回路、2 0 7 万至 2 0 9 はは骨が大り、1 1 万至 2 1 9 はサンブルカールド用のママクによってであり、以上のブロックによってでデータ級ドライバーが構成される。一方、2 2 9 7 アンシスタである。また、2 2 0 万至 2 2 8 はデータ

因である。毎4回において、401はシフトレジ スタる 0.1 の製造タロック、 4 0.5 はシフトレジ スタる01の仮送ゲーク、402,403,40 4 はそれぞれ広ら図3 1 4 . 5 1 5 . 5 1 6 だよ り伝送されるリセット用クロック信号、406. 4 0 7 , 4 0 8 はそれぞれ何 5 四の始子 5 1 7 。 5 1 8 , 5.1 9 に出力されるテンプリングバルス のタイミング図である。まず、シフトレジスタ出 力の立下り時点409において、P型TPT80 2万至304がオンし8型エアエ305,507 、309が099することによりサンプリングパ ルス406、407、408はハイレベルにセッ トされる。次化、410の時点でシフトレジスタ 出力が文下ってエフェ502.305.804が отть, тутьов, вог, воля жон に転すると、リセット用タロック402,403 . 40 4 の立上りでそれぞれエヌスちの 4 , 3 0 8 , \$ 1 0 が 0 2 することによってサンプリング ポルス406、407、408か、410、41 1,412のタイミングで展次ローレベルにりも

15四四日- 48893(3)

サンプリングパルスのパルス帽をすべて努しく する突旋倒を第5回に示す。 級実施例は、第5回 に示す突駆例において、サンプリングペルス生成

08.510のゲートに印加されているクロック 信号 402.405.404が軽次立ち下がると とによってサンプリングパルス 601.602. 605はローレベルにリセットされる。シフナレ ジスタのすべてのピットにおいて同様の動作が行 なわれることにより等しいパルス報でのサンプリ ングパルスによってビデオ信号のサンブルホール といわれる。

### (効果)

世来技術の現にしているというまれたりって根内ではない。このではなかが、アモルファコンにはなが、アモルファコンにはなが、アモルファコンにはない。このではなが、アモルファコンにはないが、アモルファコにない。このではないではないではないではないではないではないではないが、アロのではないが、アロのではないが、アロのではないが、アロのではないが、アロのではないが、アロのではないが、アロのではないが、アロのではないが、アロのではないが、アロのではないが、アロのではないが、アロのではないではないではないではないではないでは、アロー▼ではないでは、アローではないではないでは、アローではないでは、アローではないでは、アローではないでは、アローではないでは、アローではないでは、アローではないでは、アローではないでは、アローではないでは、アローでは、

回路にで迎トラングスタ501.502.508 を付加した称选を有する。第5個において、廃る 図と同一の符号は据る図れて説明したのと同一の ものを意味する。ある図は、毎5図に示した実施 例の作用を脱明するための間である。 阿図におい て、符号401万単405は暦4図における40 1乃至405と同一のものを登録する。また、6 0 1 , 6 0 2 . 6 0 5 はそれぞれ毎 5 図の端子 5 スのタイミング図である。毎5恩において、シフ トレジスメる01の出力増予523にローレベル が出力されている財間において、舞る図604, 6 O 5 . 6 O 6 の辞点で、P型エアエ 5 O 1 . 5 0 2 。 5 0 3 のケートに印加されているクロック 信号404,402,405が順次立ち下がると とによりサンプリングパルスもの1.602.6 0 3 がハイレベルにセットされる。次にシフトヒ ジスメ501の出力増子525がローレベルから ハイレベルに立ち上がった後に、無6回601。 608,609の時点で、X型エアエ506,5

更に、本知明によるとシフトレジスチの段散が 従来の「で済み、代わりにある題。 第5 図に示し た復な、1 段当り エアエュー 4 個で構成されるサ ンプリングベルス生成回路が用いられるため、全 休として ドライベーを協成するエアエの個数が被 少する。 従って、ドライベー部分の占有面積が減 り、製造学句りが向上し、更に、消費電力が低波 される。

本苑明によると、ドライバー内蔵アクティブマ トリクスベネルに、以上述べたごとも等しい効果 がもたらされる。

## 4. 図面の耐単な説明

郎1団は、従来技術を説明するための図。


**罪な回は、本発明の実施例のブロック図。** 

舞る図は、本苑朝の実施例を京す図。


第4回は、ダ3回の作用を與明するための回。 第5回は、本発明のもう一つの契権所を示す監


飯 6 回は、第 5 回の作用を説明するための図。

図 4 寒



図





**-962-**

#四号61- 48803(6)

